EDA产品
当前您所在的位置:首页 > EDA产品 > 数字SoC IC设计与优化 > 大容量、高效的时序优化解决方案
大容量、高效的时序优化解决方案

ICExplorer-XTop

  时序收敛是当今SoC设计面临的一个巨大挑战,它影响着产品的设计质量和上市时间。在先进工艺条件下,超大规模设计可能包含上亿单元和上百个工作场景(Scenario)。如何处理这庞大的时序数据,并在有限时间内作出优化方案,是设计者关注的问题。由于先进SoC设计受工艺敏感度的影响较大,自动化的时序优化往往不能完全解决所有时序问题, 设计者需要耗费大量精力人工进行ECO。
       ICExplorer-XTop®提供了快速、大容量、全面的时序收敛(ECO)解决方案。它可以有效地解决先进工艺下的超大规模、超多工作场景(Scenario)设计的各类时序问题修复问题。XTop还提供了交互式ECO解决方案,通过瓶颈问题的分析定位,帮助设计者手工完成关键时序路径的修复,大大提升了时序收敛的效率。
       多家国际行业领先的IC设计公司采用XTop作为其标准时序优化方案,已有上百次成功tape-out经验。工艺节点覆盖至先进制程16/14/10/7nm,应用在多种设计类型,例如手机、PC、 服务器、网络、媒体、物联网、矿机等。

 

相关下载
  • 大容量、高效的时序优化解决方案datasheet
客户评价更多

成立于2009年
致力于面向泛半导体行业提供一站式EDA及相关服务

北京市朝阳区利泽中二路2号 望京科技园A座二层 
info@empyrean.com.cn
更多资讯请关注

京ICP备10043403号   京公网安备110105012021号   © 2019 北京华大九天软件有限公司 www.empyrean.com.cn