Empyrean Qualib
标准单元库和IP是数字电路设计的重要基础。随着数字电路的设计复杂度越来越高，需要使用到的标准单元和IP也越来越多，越来越复杂。单元库和IP的质量直接决定了芯片设计的质量和性能。而随着单元库和IP的种类越来越繁多，单元库和IP的质量也越来越难以管理和验证。如何对单元库和IP的质量进行检查，在设计的初期预先发现质量问题，规避设计错误以及如何分析单元库和IP的性能、功耗指标以适配设计的需求，为设计提供更优的单元库和IP选择从而提高芯片设计的性能指标，已成为业界关注的焦点问题。
无论是标准单元库或IP的供应商、晶圆制造厂还是芯片设计公司，都需要对单元库和IP进行较全面的质量检查和性能分析，保证单元库和IP的正确性、一致性以及和设计需求之间的适配性，确保集成之后的功能和性能指标符合设计预期。但随着单元和IP的数量和复杂度增加，单元库和IP质量检查的完备性、规范性、海量性能指标数据的可视化等都面临巨大挑战。
Empyrean Qualib®为用户提供了综合的单元库/IP质量分析验证方案。该工具提供了基于规则的单元库/IP质量检查功能、基于特征化模型的单元库性能趋势分析功能和基于仿真的单元验证分析功能等，多方位地检视和分析单元库/IP的质量和性能，为高质量的完成设计并达成设计指标提供了重要保障。
Empyrean Qualib®支持多种库文件格式种类，包括GDSII/OASIS，Verilog，Liberty, LEF...等，被应用到不同工艺节点、不同设计类型如标准单元、存储器、IO、模拟IP等的单元库/IP的质量验证中，获得了用户的广泛认可。
