华大九天数字电路设计EDA工具为数字电路设计的部分环节提供了关键解决方案，包括括单元库特征化提取工具、存储器电路特征化提取工具、混合信号电路模块特征化提取工具、单元库/IP 质量验证工具、逻辑综合工具、时序功耗优化工具、高精度时序仿真分析工具、时钟质量检视与分析工具、版图集成与分析工具、数字物理验证和数字寄生参数提取工具、逻辑综合工具、基于GPU平台的单元库特征化提取工具等。

• 单元库特征化提取工具Empyrean Liberal®提供了一套自动提取标准单元库时序和功耗特征化模型的解决方案，用于数字电路设计的时序和功耗分析。
• 存储器电路特征化提取工具Empyrean Liberal® Mem和混合信号电路模块特征化提取工具Empyrean Liberal® IP使用静态分析与动态仿真相结合创新方法进行特征化建模，与常规采用的基于全电路仿真实现特征化提取的方式相比，实现了 10 倍以上的速度提升，提高了用户设计效率。
• 基于 GPU 平台的单元库特征化提取工具Empyrean Liberal® GT针对单元库特征化提取仿真过程中的海量计算特点，对模拟电路仿真器的底层数据结构、分析任务管理、器件模型计算、方程组求解、仿真结果测量等进行优化，利用 GPU 加速技术实现海量任务并行处理，提取速度提升十余倍，在缩短特征化提取时间的同时节省所需要的海量计算资源。
• 单元库/IP质量验证工具Empyrean Qualib®，提供了全面的单元库/IP质量分析验证方案，为高质量的完成设计并达成设计指标提供了重要保障。
• 形式化属性验证工具Empyrean Formal™MC内嵌先进的验证算法和求解器、建模和优化技术以及高效的验证策略，是一款性能优异的数字前端功能验证工具，可实现形式验证签核、错误追踪和回归。
• 组合逻辑等价性验证工具Empyrean Formal™EC基于组合逻辑电路进行匹配和验证，使用静态分析方法，简单快速地帮助用户保证在每一次电路文件发生改动之后，电路的功能仍然保持不变，同时可应用于ASIC/SoC和FPGA设计流程某一个环节前后的设计代码间逻辑等价性检查。
• 形式化规则集检查工具Empyrean Formal™Lint基于形式验证技术对数字设计进行词法、语法、语义、命名规则规范等架构性及功能性检查，支持Verilog、SystemVerilog、VHDL等设计语言。
• 时序功耗优化工具ICExplorer-XTop®针对先进工艺、大规模设计和多工作场景的时序收敛难题，提供了一站式时序功耗优化解决方案，包括建立时间、保持时间、瞬变时间和漏电功耗优化等。
• 高精度时序仿真分析工具ICExplorer-XTime®提供了面向先进工艺和低电压设计的高精度时序仿真分析方案，有效地解决了先进工艺和低电压设计静态时序分析方法无法准确评估时序和设计可靠性的难题。
• 时钟质量检视与分析工具Empyrean ClockExplorer®提供了一站式时钟分析和质量检查解决方案，可以减少时钟树综合前后端的迭代，提升时钟设计的效率。
• 版图集成与分析工具Empyrean Skipper®提供了高效的一站式版图集成与分析解决方案，包括海量版图快速读取与查看、快速版图集成功能、批量版图数据处理功能、并行线网追踪功能、点到点电阻分析功能等，为高效地分析和处理超大规模版图数据提供了有力支撑。
• 数字物理验证工具Empyrean Argus®针对大规模数字电路设计开发的层次化、并行物理验证工具，能够快速、准确、全面的对大规模数字电路进行物理验证，显著提升了设计师验证和分析版图设计错误的效率，缩短了大规模数字电路物理验证的周期。
• 数字寄生参数提取工具Empyrean RCExplorer®采用多线程和多机并行技术，实现了大规模数字电路设计高精度寄生参数的快速提取。
• 逻辑综合工具Empyrean ApexSyn®具实现了从 RTL 设计到门级网表的自动综合、扫描链电路插入，以及对设计进行性能、面积和功耗的优化，是补齐覆盖数字设计和实现流程的重要环节，为华大九天完成数字电路设计全流程EDA工具系统的建设推进了重要一环。