EDA软件
当前位置:首页 > EDA软件 > 数字电路设计EDA工具 > 时序功耗优化工具
时序功耗优化工具

ICExplorer-XTop

       时序优化是保证数字芯片设计功能正确、性能指标满足设计要求的关键流程。为保证数字芯片正常工作并达到预期频率,需要对时钟信号和数据信号到达寄存器的时间是否满足建立时间和保持时间的约束要求进行检查,同时对不满足约束要求的情况进行修复优化。时序优化在芯片设计过程中占据重要地位,是数字芯片设计特别是先进工艺数字设计的重要瓶颈。
       先进工艺大规模数字电路设计可能包含上亿门级单元和数百个工艺角。时序优化工具首先需要具备超大规模数据处理能力。同时,在优化过程中,任何单元或走线的变化带来的时序影响都需实时更新到整个芯片以及所有工艺角,以避免其他元件或工艺角出现新的时序违例。另外,还要考虑因为单元或走线的物理位置变化是否可能引起版图设计规则的违反。上述优化过程对时序优化工具提出了严苛的性能、容量和物理规则检查能力的要求。
       ICExplorer-XTop
®针对先进工艺、大规模设计和多工作场景的时序收敛难题,提供了一站式时序功耗优化解决方案,包括建立时间(Setup)、保持时间(Hold)、瞬变时间(Transition)和漏电功耗(Leakage power)优化等。该工具通过创新的层次设计数据并行处理技术、动态时序建图技术和增量布局技术等,显著提高了时序和功耗优化的效率和质量。ICExplorer-XTop®还提供了Post-mask ECO、交互式ECO和Clock ECO等特色解决方案,帮助用户完成关键时序路径的修复,显著提升了时序收敛的效率。

相关下载
  • 时序功耗优化工具 ICExplorer-XTop datasheet
客户评价更多
北京市朝阳区利泽中二路2号A座二层 
info@empyrean.com.cn
更多资讯请关注

京ICP备10043403号-1

京公网安备110105012021号

© 2021 北京华大九天科技股份有限公司 www.empyrean.com.cn